GPIO端口配置与时钟管理差异
STM32F103系列基于ARM Cortex-M3内核，其GPIO端口（GPIOA至GPIOE）的时钟控制通过AHB总线上的RCC_APB2ENR寄存器进行管理。在低功耗场景下，若完全禁用某个端口的时钟，对应的引脚将处于高阻态，无法输出任何电平信号，这一特性在需要彻底隔离引脚功耗的应用中会被重点利用。
相比之下，STM32U5系列采用Cortex-M33内核，其GPIO控制器与RCC低功率单元（LPU）紧密集成。STM32U5允许在系统处于Stop模式或Shutdown模式时，通过配置GPIO的“唤醒”功能，使引脚保持低功耗待机状态，同时保留特定的唤醒事件能力。这种设计使得在极致低功耗应用中，引脚的状态保持不再依赖主时钟的持续供给，而是由低功耗外设逻辑独立处理。
引脚输出驱动能力与电压域适配
STM32F103的GPIO通常工作在3.3V电压域，其输出驱动能力分为四种档位：2MHz、10MHz、25MHz和50MHz。在高速度档位下，输出电流可达25mA（VDD=3.3V时典型值），这导致在高频切换时产生显著的动态功耗。对于需要直接驱动外部负载的应用，必须计算IO口的灌电流和拉电流极限，避免超出Spec书中规定的绝对最大额定值。
STM32U5系列支持灵活的电压调节器配置，包括High-Performance (HP) 和 Low-Performance (LP) 模式。在LP模式下，核心电压可降低至1.2V，GPIO的驱动电流相应调整，且支持通过软件配置推挽或开漏输出以优化功耗。STM32U5的部分引脚支持宽电压输入，允许在VDDA/VDD干路电压较低时，通过内部电平转换处理外部较高电压信号，从而在超低功耗系统中简化外围电平匹配电路的设计。
低功耗模式下的引脚状态保持策略
在STM32F103进入Stop模式时，所有GPIO引脚的状态会被锁定在进入模式前的值，但时钟停止会导致引脚无法响应外部中断（除非使用外部唤醒线WKUP）。若需在Stop模式下保持GPIO输出特定电平，需确保VDD供电正常，且不能关闭RCC时钟。这种机制限制了其在需要动态改变引脚状态但保持极低功耗的场景下的灵活性。
STM32U5在Stop 2和Stop 3模式下，提供了更精细的引脚控制。通过配置GPIO为“低功率模式”，引脚可以配置为模拟输入或浮空状态，以消除漏电流。此外，STM32U5支持在Shutdown模式下通过RTC或备份域逻辑保持部分GPIO的状态，并能在唤醒时快速恢复。这种能力使得设计者可以在不依赖主电源轨持续供电的情况下，维持关键控制信号的状态，极大降低了系统的静态电流消耗。
寄存器访问与底层驱动实现
STM32F103的GPIO寄存器映射位于0x40010000起始地址，配置涉及ODR、BSRR、BRR和CR寄存器。在低功耗代码编写中，直接操作BSRR寄存器进行原子写入是推荐做法，以避免读-修改-写操作带来的时序不确定性。由于Cortex-M3的流水线特性，时钟门的关闭与开启需要严格的流水线冲刷，以确保GPIO状态在时钟恢复后正确同步。
STM32U5的GPIO寄存器映射遵循ARM标准，但其控制逻辑延伸至低功耗单元。配置GPIO时需同时考虑RCC_LPWIMSR寄存器的位设置，以允许低功耗模式下对GPIO寄存器的访问。在STM32U5中，GPIO的唤醒配置涉及EXTI（外部中断/事件控制器）与LPU的交互，开发者需通过HAL库或LL库正确配置GPIO的边沿检测逻辑，以确保在极低电流状态下仍能准确捕获唤醒事件，避免因配置错误导致系统无法从低功耗模式退出。