STM32F103内部Flash存储机制与数据布局
STM32F103系列微控制器采用哈佛架构，其内部Flash存储器主要用于存放程序代码，但在实际工程应用中，通过寄存器级操作也可以实现对Flash的非易失性数据存储。该系列芯片通常提供64KB至1MB不等的Flash空间，具体容量取决于具体型号如F103C8或F103RCT。数据写入前必须执行严格的解锁与扇区擦除流程，因为Flash特性决定了其只能将比特从1写为0，无法直接改写，因此任何更新操作都依赖于先擦除整个扇区再写入新数据。
存储布局需严格遵循芯片参考手册定义的扇区大小，例如主流型号的首个扇区通常为4KB，后续扇区可能为4KB或更大。在固件设计阶段，开发者需定义专用的数据结构体，将需要持久化的配置参数、校准系数或运行日志映射到Flash的末尾扇区。这种设计能够避免覆盖核心程序代码，同时利用Flash断电不丢失数据的特性，确保设备重启后能快速恢复关键状态，无需依赖外部EEPROM或SD卡等额外组件。
DAC外设配置与模拟信号输出原理
STM32F103内置的12位DAC模块能够将数字数值转换为对应的模拟电压输出，其参考电压通常连接至VREF+引脚，若使用内部参考电压则需确保VREF+引脚电压稳定。DAC的输出精度受限于参考电压的稳定性及内部缓冲器的性能，在标准工作模式下，转换时间约为1微秒，能够满足大多数工业控制场景下的采样需求。配置过程中需开启相应GPIO端口的模拟功能，并通过RCC寄存器激活DAC时钟，这是信号生成的先决条件。
输出模式支持单通道或双通道同步输出，数据可通过右对齐或左对齐方式加载到DHRx寄存器。为了获得平滑的模拟波形，通常建议结合定时器触发机制，使DAC在固定周期内自动加载下一个采样值，而非依赖CPU轮询。这种方式显著降低了CPU负载，提高了系统的实时响应能力。输出引脚需外接低通滤波器以滤除高频量化噪声，从而获得高质量的直流或低频交流信号。
Flash编程流程与DAC数据联动实现
Flash编程的核心在于严格遵循解锁、擦除、写入、验证的四步流程。通过写入特定密钥序列到OPTCR和PECR寄存器解除写保护后，需先指定目标扇区执行擦除操作，该过程会将整个扇区数据置为0xFF。随后，使用半字或字节编程指令将DAC的初始配置值或校准数据写入指定地址。由于Flash写入速度较慢，建议在每次写入后检查编程状态寄存器，确保无错误标志置位，以保障数据的完整性。
将DAC输出与Flash数据结合，可实现参数掉电保存功能。系统在运行时从Flash读取校准系数，将其加载至DAC的数据保持寄存器，从而调整输出电压的偏移或增益。例如，在传感器校准场景中，将零点漂移补偿值存储在Flash特定地址，每次上电时读取该值并应用到DAC输出逻辑中。这种机制避免了每次重启重新校准的需要，提升了设备的长期稳定性与用户体验。
关键注意事项与稳定性优化
Flash操作具有较高的电压与温度敏感性，编程过程中需确保VDD电压稳定在2.0V至3.6V之间，过压或欠压可能导致编程失败或数据损坏。此外，频繁擦写会加速Flash单元老化，因此应限制配置参数的修改频率，可采用磨损均衡策略，将数据分散存储或仅在必要时更新。对于关键数据，建议实施校验机制，如计算写入数据的CRC值并与原始值比对，确保数据一致性。
DAC输出端需避免直接连接低阻抗负载，以防止电流过大导致内部缓冲器过载或参考电压跌落。在实际布线中，DAC引脚应远离高频数字信号线，减少电磁干扰对模拟输出的影响。若系统包含高噪声源，建议在VREF+引脚与地之间并联高精度陶瓷电容，以抑制电源噪声。通过严密的硬件设计与严实的软件校验，可构建高可靠性的STM32F103模拟输出与数据存储系统。